VI-21L-CX在always語句中對電平敏感事件和邊沿敏感事件的描述有賦值有何區別?

sR鎖存器和一個下降沿的SR觸發器何不同?

鎖存器和觸發器都是具有存儲功能的邏輯電路,是構成時序電路的基本邏輯單元。每個鎖存器或觸發器都能存儲1位二值信息,所以又稱為存儲單元或記憶蘭元:

鎖存器是對脈沖電平敏感的電路,它們在一定電平作用下改變狀態。基本sR鎖存器由輸入信號電平直接控制其狀態,傳輸門控或邏輯門控鎖存器在使能電平作用下由輸入信號決定其狀態。在使能信號作用期間,門控鎖存器輸出跟隨輸入信號變化而變化。

觸發器是對時鐘脈沖邊沿敏感的屯路,根據不同的電路結構,它們在時鐘脈沖的上升沿或下降沿作用下改變狀態。目前流行的觸發器電路主要有主從、維持阻塞和利用傳輸延遲等幾種結構,它們的工作原理各不相同。

觸發器按邏輯功能分類有D觸發器、JK觸發器、T(r)觸發器和sR觸發器。它們的功能可用特性表、特性方程和狀態圖來描述。觸發器的電路結構與邏輯功能沒有必然聯系。例如JK觸發器既有主從結構的,也有維持阻塞或利用傳輸延遲結構的。每一種邏輯功能的觸發器都可以通過增加門電路和適當的外部連線轉換為其他功能的觸發器。

用Ⅴenlog對鎖存器與觸發器做行為級描述,是描述時序電路的基礎模塊。

1所示S電路如圖題置A到B時Q和Q端的波形。如改用TTL電路74LS02實現,多會發生所示,

能表。

異步置0功能,即置0信號變為低電平時,將觸發器的輸出置0。

閱讀下列兩個程序,畫出它們的邏輯圖。

在組合邏輯電路和鎖存器、觸發器的基礎上,討論時序邏輯電路。在第4章所討論的組合邏輯電路中,

任一時刻的輸出信號僅僅由該時刻的輸入信號fF決定,而時序電路在任一時刻的輸出信號不僅與當時的輸入信號有關,而且與屯路原來的狀態有關。也就是說,時序電路中除具有邏輯運算功能的組合電路外,還必須有能夠記憶電路狀態的存儲單元或延遲單元,這些存儲或延遲邏輯單元主要由第5章所討論的鎖存器或觸發器來實現.

本章首先介紹時序邏輯電路的基本概念,然后重點討論這和電路的分析與設計方法,以及邏輯設計中常用的典型時序集成電路,最后通過實例簡要介紹用Verilog描述時序電路的方法以及時序可編程邏輯器件。