LTC2755ACUP-16PBF系統的狀態轉換
發布時間:2019/10/25 21:48:17 訪問次數:699
LTC2755ACUP-16PBF寄存器傳輸語言,試說明下列寄存器傳輸語言所描述的功能
(1) t1: a←a~B
(2) T2: A←a+B+1
(3) t1+t2: a←a+B, C←D∨B
(4) if t1=1 then(C(-A)else if r2=1 then(c(-B.)
試用寄存器傳輸語言描述題10.2.2所描述的數字系統的傳輸操作。
畫出系統的狀態轉換圖。
用Verilog HDL描述其工作過程。
(提示:數字鎖系統的示意圖如圖題10.4,2所示,由于開鎖過程比較簡單,所以沒有劃分控制單元和處理單元。LO、zi、I2用于低位到高位設置密碼,另外三個輸人端Re、EⅡ、胞中,Re是復位端,當Re=1時,系統復位進人初始狀態。E7⒎是控制開關,Kj是數據輸人端,當按一下En鍵En=1時,從K0端輸人一個數碼,再按一下En鍵,再送一個數碼,直到將三個數碼送完為止。每輸人一個數據都要同原設定的密碼比較,依次從低位到高位。若相等則準各接收下一位數碼,若不相等系統應進人錯誤狀態。輸人數碼的位數也是開鎖的條件。當輸人數碼的位數和位值與相應密碼都相等時,系統發出開鎖信號,yn=1,鎖被打開,否則,Er=1表示開鎖過程錯誤。初態,直到三個數碼全部送完為止。)
為保密起見,中間錯誤狀態不顯示,并且不能返回開始時R鍵使跑表為零初始狀態。在R鍵無效的時候,按一下S鍵則計時器開始計時,在此計時狀態下,按一下s鍵暫停計時,再按一下s鍵則繼續計時,并且這一過程可由S鍵控制重復進行。如果在暫停狀態按一下R鍵,跑表被清零。
如果在計時狀態下,按一下R鍵則暫停計時,再按一下R鍵則繼續計時,并且這一過程也。f由R鍵控制重復進行,當按R鍵使計時暫停時,再按s鍵不起作用。
要求跑表的計時范圍為0.01s~59 min 59.99s,計時精度為10 ms;跑表的輸出能夠直接驅動共陽極7段數碼管顯示ˇ輸人信號的頻率為100FIz.
畫出跑表的結構框圖。
畫出控制單元的ASM圖及狀態圖。
用Vcrilog IDL描述跑表的功能。
設P=3Ⅰ-y(X和y均為不帶符號的二進制數)。若P=0,將y送到寄存器C中。否則將寄存器C清零。試用RTL表達該系統的工作。
用可編程邏輯器件實現數字系統
設計一個可以控制計數功能的計數器,當X=0時,計數器以二進制數序列000、001、010、011、100、101、110、111計數并重復。當X=1時,計數器以格雷碼序列000、001、011、010、110、111、101、100計數并重復,要求:
畫出計數器的狀態圖和ASM圖.
用Ⅴenlog HDL描述系統的工作過程。
設計一個簡單的3位二進制數字密碼鎖,控制房門的打開,當接收到的串行輸人數碼與原設定的密碼相同時,發出開鎖信號,鎖被打開。要求:畫出系統的ASM圖。
LTC2755ACUP-16PBF寄存器傳輸語言,試說明下列寄存器傳輸語言所描述的功能
(1) t1: a←a~B
(2) T2: A←a+B+1
(3) t1+t2: a←a+B, C←D∨B
(4) if t1=1 then(C(-A)else if r2=1 then(c(-B.)
試用寄存器傳輸語言描述題10.2.2所描述的數字系統的傳輸操作。
畫出系統的狀態轉換圖。
用Verilog HDL描述其工作過程。
(提示:數字鎖系統的示意圖如圖題10.4,2所示,由于開鎖過程比較簡單,所以沒有劃分控制單元和處理單元。LO、zi、I2用于低位到高位設置密碼,另外三個輸人端Re、EⅡ、胞中,Re是復位端,當Re=1時,系統復位進人初始狀態。E7⒎是控制開關,Kj是數據輸人端,當按一下En鍵En=1時,從K0端輸人一個數碼,再按一下En鍵,再送一個數碼,直到將三個數碼送完為止。每輸人一個數據都要同原設定的密碼比較,依次從低位到高位。若相等則準各接收下一位數碼,若不相等系統應進人錯誤狀態。輸人數碼的位數也是開鎖的條件。當輸人數碼的位數和位值與相應密碼都相等時,系統發出開鎖信號,yn=1,鎖被打開,否則,Er=1表示開鎖過程錯誤。初態,直到三個數碼全部送完為止。)
為保密起見,中間錯誤狀態不顯示,并且不能返回開始時R鍵使跑表為零初始狀態。在R鍵無效的時候,按一下S鍵則計時器開始計時,在此計時狀態下,按一下s鍵暫停計時,再按一下s鍵則繼續計時,并且這一過程可由S鍵控制重復進行。如果在暫停狀態按一下R鍵,跑表被清零。
如果在計時狀態下,按一下R鍵則暫停計時,再按一下R鍵則繼續計時,并且這一過程也。f由R鍵控制重復進行,當按R鍵使計時暫停時,再按s鍵不起作用。
要求跑表的計時范圍為0.01s~59 min 59.99s,計時精度為10 ms;跑表的輸出能夠直接驅動共陽極7段數碼管顯示ˇ輸人信號的頻率為100FIz.
畫出跑表的結構框圖。
畫出控制單元的ASM圖及狀態圖。
用Vcrilog IDL描述跑表的功能。
設P=3Ⅰ-y(X和y均為不帶符號的二進制數)。若P=0,將y送到寄存器C中。否則將寄存器C清零。試用RTL表達該系統的工作。
用可編程邏輯器件實現數字系統
設計一個可以控制計數功能的計數器,當X=0時,計數器以二進制數序列000、001、010、011、100、101、110、111計數并重復。當X=1時,計數器以格雷碼序列000、001、011、010、110、111、101、100計數并重復,要求:
畫出計數器的狀態圖和ASM圖.
用Ⅴenlog HDL描述系統的工作過程。
設計一個簡單的3位二進制數字密碼鎖,控制房門的打開,當接收到的串行輸人數碼與原設定的密碼相同時,發出開鎖信號,鎖被打開。要求:畫出系統的ASM圖。